ОПЕРАТИВКА с ЕСС???

[EgorKA]

Объясните пожалуйста чем эта память отличается от обыкновенной ДДР. Конкретнее по двум экземплярам : ДДР2100 с ЕСС 266Мгц против ДДР3200 400Мгц - в чем плюсы и минусы и стоит ли брать ЕСС для домашнего компа? Заранее СПАСИБО

[HT]

ЕСС - error correction code. Такая память дороже. Для домашнего - никакого смысла. В сервера более-менее серьезные её ставят.

[EgorKA]

Можно обнаглеть:)? А объясните тогда есть ли в продаже двухканальная память уже и делают ли уже под неё материнки? И вот пример : пишут Кингстон РС3200 с частотой 400Мгц (стоит 105$) Эта память двухканальная? и как можно это выяснить?

[HT]

Не бывает двухканальной памяти. И материнок тож ;). Бывают чипсеты с поддержкой двух каналов памяти*. На которых делают материнки. В которые вставляют две или четыре планки памяти (лучше - одинаковые) и тада будет счастие. Ну не все счастие, а процентов 5-10 (~!!!) к общему количеству сферических попугаев в вакууме, но вообще помогает, это правильная задумка, реализуй, советую!

*Во, уже сам прегрелся. Просто: "...чипсет с двумя каналами (контроллерами) памяти..."

[EgorKA]

Ну убедил, конечно, что двухканальной памяти не бывает:) Это я неправильно задал вопрос. Естесственно, что это все обеспечивается способностями чипсета(МСН №5) и даже вроде южного:). Меня интересует есть ли такие материнки в продаже уже. Дело в том, что и модуль памяти может или не может поддерживать такой режим передачи данных(одновременный туда и обратно по выделенным ножкам). Сейчас у меня этот процесс в голове немного сумбурен (институт уже закончил:)), но для передачи данных получается общий канал памяти делится на полопам, т.е. на 2. А это не всегда нуно. нужно, чтоб больше было в том направлении, куда больше передаем инфы. По-моему, 875 чипсет интелловский поддерживает такую возможность. но будет ли это работать в игре Ил2? В общем, перспектива моя понятна, вопросов полно - особенно по ДДР2:), а ответов - крохи.

[HT]

Материнки уже давно есть. У меня, например ;) Фичу юзаю - а потому и советую...
Какую память брать - смотри в мануале к матери (есть там незначительные ограничения, почти все нормальные модули катят)
Дааааа....Сумбурный процесс...:) Еще раз - в северном мосте (а никак не в южном, который заведует лабудой всякой) есть два независимых контроллера памяти. Соответственно каждый из них хавает самую что ни на есть обычную память.

[HT]

Путаешь, видать двухканальность с чем-то вроде возможности одновременно читать/записывать (на такое, насколько я знаю ваще никогда ни память, ни контроллер ее способны не будут, имхо, канешна! :))

[EgorKA]

Спасибо за ответы. Ты меня вдохновил . Кстати привет близнецам от близнецов - это про череду наших дней рождения (Моя гордость - Пушкин, который есессно АС, умудрился родится со мной в один день:)))

[HT]

С наступающим! :)

[EgorKA]

Спасибо! насчет перепутал- да (сумбур ведь).А в одноканальной памяти получается только последовательное чтение/запись. А про сказанный мною процесс деления пропускной способности я ведь читал и похоже , что это было про двухканальный способ передачи данных. Не сам же я это придумал:) Видимо- это один из возможных режимов работы. В любом случае, по-моему, такой режим возможен, надо только контролировать ширину шины. Во КАК.

[HT]

Да я думаю все несколько проще. Просто мы пачки байтов пока с одного модуля читаем, с другого готовимся прочитать. Издержки, так сказать, уменьшаем. Ну и на запись таже фигня. Ну и наверно можно с одного модуля читать, а на другой писать - но я так думаю это неважно, потому как для эффективного использования фичи нужно данные хранить в "шахматном" порядке, то есть байт с адресом ЫКС живет на канале АДЫН, а байт с адресом ЫКС+1 - на канале ДВА...ЫКС+2 - канал АДЫН итд итп...ведь чтение и запись обычно происходят большими последовательными кусками - вот тут-то мы и могем отбить чуток попугаев!

[EgorKA]

Дааа прояснили ситуацию. Ну я пойду ещё почитаю:)

[HT]

Ну и естетственно, все это делается на уровне логики чипсета, а проц, программы и прочая святотень и понятия не имеют, что у них все байты рассыпались! :D